Intentar resolver - Stallings 7a ejercicio 4.1

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.1

1. Lineas de cache = 64. Como cada conjunto tiene 4 lineas, hay 64/4 = 16 conjuntos.
2. 16 conjuntos requieren log2(16) = 4 bits para el campo conjunto.
3. La memoria principal tiene 4K bloques = 2^12 bloques.
4. Cada bloque tiene 128 palabras = 2^7, asi que el desplazamiento de palabra ocupa 7 bits.
5. Etiqueta = 12 - 4 = 8 bits.

Respuesta: Formato: etiqueta = 8 bits, conjunto = 4 bits, palabra = 7 bits.

Intentar resolver - Stallings 7a ejercicio 4.2

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.2

1. La memoria principal es de 64 MB direccionable por bytes: 64 MB = 2^26 bytes, por tanto la direccion tiene 26 bits.
2. La linea tiene 16 bytes = 2^4, asi que el desplazamiento ocupa 4 bits.
3. La cache tiene 8 KB = 8192 bytes; con lineas de 16 bytes hay 8192/16 = 512 lineas.
4. Al ser de dos vias, hay 512/2 = 256 conjuntos = 2^8 conjuntos.
5. Etiqueta = 26 - 8 - 4 = 14 bits.

Respuesta: Formato: etiqueta = 14 bits, conjunto = 8 bits, desplazamiento de byte = 4 bits.

Intentar resolver - Stallings 7a ejercicio 4.3

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.3

1. Para correspondencia directa de la figura 4.8 se usa: etiqueta 14 bits, linea 8 bits, palabra 2 bits.
2. 111111 -> etiqueta 444, linea 44, palabra 1. 666666 -> etiqueta 1999, linea 99, palabra 2. BBBBBB -> etiqueta 2EEE, linea EE, palabra 3.
3. Para cache asociativa de la figura 4.10 se usa: etiqueta 22 bits y palabra 2 bits.
4. 111111 -> etiqueta 44444, palabra 1. 666666 -> etiqueta 199999, palabra 2. BBBBBB -> etiqueta 2EEEEE, palabra 3.
5. Para cache asociativa por conjuntos de dos vias de la figura 4.12 se usa: etiqueta 15 bits, conjunto 7 bits, palabra 2 bits.
6. 111111 -> etiqueta 888, conjunto 44, palabra 1. 666666 -> etiqueta 3333, conjunto 19, palabra 2. BBBBBB -> etiqueta 5DDD, conjunto 6E, palabra 3.

Respuesta: Directa: (444,44,1), (1999,99,2), (2EEE,EE,3). Asociativa: (44444,1), (199999,2), (2EEEEE,3). Por conjuntos: (888,44,1), (3333,19,2), (5DDD,6E,3).

Intentar resolver - Stallings 7a ejercicio 4.5

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.5

1. La cache tiene 16 KB y lineas de 4 palabras de 32 bits: cada linea mide 4 x 4 = 16 bytes.
2. Numero de lineas = 16 KB / 16 bytes = 1024 lineas.
3. Como es de cuatro vias, conjuntos = 1024/4 = 256 conjuntos, asi que el campo conjunto ocupa 8 bits.
4. El desplazamiento dentro de linea ocupa log2(16) = 4 bits.
5. La direccion es de 32 bits; etiqueta = 32 - 8 - 4 = 20 bits.
6. Separando ABCDE8F8: etiqueta = ABCDE, conjunto = 8F, desplazamiento = 8.
7. El desplazamiento 8 apunta a la tercera palabra de la linea si numeras las palabras 0,1,2,3.

Respuesta: Formato: etiqueta 20 bits, conjunto 8 bits, desplazamiento 4 bits. ABCDE8F8 -> tag ABCDE, set 8F, offset 8.

Intentar resolver - Stallings 7a ejercicio 4.6

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.6

1. Cada linea tiene dos palabras de 16 bits, es decir 32 bits = 4 bytes.
2. La cache almacena 4K palabras de 32 bits: 4096 x 4 bytes = 16 KB.
3. Numero de lineas = 16 KB / 4 bytes = 4096 lineas.
4. Al ser de cuatro vias, conjuntos = 4096/4 = 1024 conjuntos, por tanto el campo conjunto ocupa 10 bits.
5. Si las direcciones de 24 bits son a byte, el desplazamiento de linea es log2(4) = 2 bits.
6. Etiqueta = 24 - 10 - 2 = 12 bits.

Respuesta: Formato usual byte-addressable: etiqueta = 12 bits, conjunto = 10 bits, desplazamiento = 2 bits. Cache: 4096 lineas, 1024 conjuntos, 4 vias.

Intentar resolver - Stallings 7a ejercicio 4.7

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.7

1. La cache tiene 8 KB, cuatro vias y bloques de 4 palabras de 32 bits.
2. Cada bloque mide 4 x 4 = 16 bytes, asi que el desplazamiento ocupa 4 bits.
3. El enunciado indica 128 conjuntos, por tanto el campo conjunto ocupa log2(128) = 7 bits.
4. Con direcciones de 32 bits, etiqueta = 32 - 7 - 4 = 21 bits.
5. Cada conjunto tiene cuatro lineas; cada linea contiene etiqueta, bit valido y los 16 bytes del bloque. Los bits B0, B1 y B2 sirven para pseudo-LRU.

Respuesta: Formato: etiqueta = 21 bits, conjunto = 7 bits, desplazamiento = 4 bits. Organizacion: 128 conjuntos, 4 vias, 16 bytes por linea.

Intentar resolver - Stallings 7a ejercicio 4.8

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.8

1. La direccion tiene 16 bits porque la memoria tiene 2^16 bytes.
2. El bloque tiene 8 bytes = 2^3, por tanto el campo byte ocupa 3 bits.
3. La cache tiene 32 lineas = 2^5, por tanto el campo linea ocupa 5 bits.
4. Etiqueta = 16 - 5 - 3 = 8 bits.
5. Lineas: 0001 0001 0001 1011 -> 3; 1100 0011 0011 0100 -> 6; 1101 0000 0001 1101 -> 3; 1010 1010 1010 1010 -> 21.
6. La direccion 0001 1010 0001 1010 pertenece al bloque que inicia en 0x1A18, asi que se cargan los bytes 0x1A18 a 0x1A1F.
7. La cache almacena 32 x 8 = 256 bytes. Las etiquetas se guardan para distinguir bloques de memoria que caen en la misma linea.

Respuesta: a) etiqueta 8, linea 5, byte 3. b) lineas 3, 6, 3 y 21. c) 0x1A18-0x1A1F. d) 256 bytes. e) la etiqueta identifica que bloque esta en la linea.

Intentar resolver - Stallings 7a ejercicio 4.10

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.10

1. El bloque tiene cuatro palabras de 16 bits; usando palabra de 16 bits como unidad direccionable, el desplazamiento ocupa log2(4) = 2 bits.
2. La cache almacena 4096 palabras; lineas = 4096/4 = 1024 lineas.
3. El tamano de conjunto es 2, asi que hay 1024/2 = 512 conjuntos = 2^9.
4. La memoria principal es 64K x 32 bits, equivalente a 128K palabras de 16 bits = 2^17 palabras de 16 bits.
5. Etiqueta = 17 - 9 - 2 = 6 bits.
6. Si se expresa como direccion a byte, se agrega un bit de byte al desplazamiento: offset total de 3 bits, pero se conserva etiqueta 6 y conjunto 9.

Respuesta: Por palabras de 16 bits: etiqueta = 6 bits, conjunto = 9 bits, palabra = 2 bits. Cache: 1024 lineas, 512 conjuntos, 2 vias.

Intentar resolver - Stallings 7a ejercicio 4.12

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.12

1. Memoria principal: 1 MB = 2^20 bytes. Bloque: 16 bytes = 2^4, por tanto desplazamiento = 4 bits.
2. Cache: 64 KB = 2^16 bytes. Lineas = 2^16 / 2^4 = 2^12, asi que en directa la linea ocupa 12 bits y la etiqueta 4 bits.
3. Directa: F0010 -> tag F, linea 001, offset 0. 01234 -> tag 0, linea 123, offset 4. CABBE -> tag C, linea ABB, offset E.
4. Dos direcciones con misma linea y etiquetas diferentes: 00010 y F0010, ambas van a linea 001 con offset 0.
5. Totalmente asociativa: F0010 -> tag F001, offset 0. CABBE -> tag CABB, offset E.
6. Asociativa por conjuntos de dos vias: hay 2048 conjuntos = 2^11, por tanto tag = 20 - 11 - 4 = 5 bits.
7. Dos vias: F0010 -> tag 1E, conjunto 001, offset 0. CABBE -> tag 19, conjunto 2BB, offset E.

Respuesta: Directa: F0010=(F,001,0), 01234=(0,123,4), CABBE=(C,ABB,E). Asociativa: F0010=(F001,0), CABBE=(CABB,E). 2 vias: F0010=(1E,001,0), CABBE=(19,2BB,E).

Intentar resolver - Stallings 7a ejercicio 4.15

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.15

1. Localidad espacial: el arreglo a se almacena contiguamente; al avanzar i se accede a a[0], a[1], a[2], etc., que suelen estar cerca en memoria.
2. Localidad temporal: para un mismo i, el elemento a[i] se reutiliza durante las 10 iteraciones del ciclo interno con j.
3. Tambien hay localidad temporal en las instrucciones del ciclo, porque las mismas instrucciones se ejecutan repetidamente.

Respuesta: Espacial: accesos a elementos contiguos del arreglo a. Temporal: reutilizacion repetida de a[i] e instrucciones dentro del ciclo interno.

Intentar resolver - Stallings 7a ejercicio 4.17

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.17

1. Cada linea tiene 64 palabras. La secuencia 0..4351 cubre 4352/64 = 68 bloques.
2. La cache tiene 4K palabras / 64 palabras por linea = 64 lineas. Con cuatro vias hay 16 conjuntos.
3. Los bloques 0..67 se reparten entre 16 conjuntos. Los conjuntos 0,1,2,3 reciben 5 bloques cada uno; los demas reciben 4.
4. Primera pasada: 68 fallos, uno por bloque.
5. En las siguientes 9 pasadas, los conjuntos con 5 bloques sufren conflicto; hay 20 fallos por pasada.
6. Fallos totales = 68 + 9 x 20 = 248. Accesos totales = 10 x 4352 = 43520.
7. Tasa de aciertos = (43520 - 248)/43520 = 0.9943 aproximadamente.
8. Si memoria principal tarda 10 unidades y cache 1 unidad, tiempo medio con cache = H x 1 + (1-H) x 10 = 1.0513 unidades.

Respuesta: Fallos totales 248, tasa de aciertos aprox. 99.43%, mejora aprox. 10/1.0513 = 9.51 veces.

Intentar resolver - Stallings 7a ejercicio 4.18

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.18

1. La secuencia total tiene 8 accesos iniciales mas 10 x (18 + 16) accesos del bucle = 348 accesos.
2. Los bloques son de 16 bytes. La secuencia inicial 63..70 toca los bloques 3 y 4.
3. En cada iteracion del bucle, 15..32 toca bloques 0,1,2 y 80..95 toca bloque 5.
4. Simulando correspondencia directa de cuatro lineas, hay 24 fallos y 324 aciertos.
5. Tasa directa = 324/348 = 0.9310, aproximadamente 93.1%.
6. Simulando cache asociativa por conjuntos de dos vias con LRU, hay 6 fallos y 342 aciertos.
7. Tasa por conjuntos = 342/348 = 0.9828, aproximadamente 98.3%.

Respuesta: Directa: 324 aciertos, 24 fallos, hit ratio 93.1%. Asociativa por conjuntos 2 vias LRU: 342 aciertos, 6 fallos, hit ratio 98.3%.

Intentar resolver - Stallings 7a ejercicio 4.20

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.20

1. 1 MB = 2^20 bytes = 8,388,608 bits.
2. Costo con tecnologia de memoria principal: 8,388,608 x 10^-5 = 83.88608 dolares.
3. Costo usando tecnologia de cache: 8,388,608 x 10^-4 = 838.8608 dolares.
4. El tiempo efectivo debe ser 10% mayor que el tiempo de cache: 100 ns x 1.10 = 110 ns.
5. Usa Ta = Tc + (1-H)Tm: 110 = 100 + (1-H)1200.
6. 1-H = 10/1200 = 0.008333; H = 0.991667.

Respuesta: a) $83.89 aprox. b) $838.86 aprox. c) H = 0.9917, es decir 99.17% aprox.

Intentar resolver - Stallings 7a ejercicio 4.21

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.21

1. Diseno original: Ta1 = 1 + (1 - 0.95)Tm = 1 + 0.05Tm.
2. Nuevo diseno: Ta2 = 1.5 + (1 - 0.97)Tm = 1.5 + 0.03Tm.
3. Conviene cambiar si Ta2 < Ta1.
4. 1.5 + 0.03Tm < 1 + 0.05Tm implica 0.5 < 0.02Tm.
5. Por tanto, Tm > 25 ns.
6. Tiene sentido: aumentar la tasa de aciertos solo compensa el hit time mayor si la penalizacion por fallo es suficientemente grande.

Respuesta: El cambio mejora prestaciones si el tiempo/penalizacion de memoria Tm es mayor que 25 ns.

Intentar resolver - Stallings 7a ejercicio 4.22

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.22

1. Linea de 64 bytes = 16 palabras de 4 bytes.
2. Tiempo para traer la linea: 50 ns para la primera palabra + 15 x 5 ns = 125 ns.
3. Como luego se ejecuta un acierto de cache, tiempo de acceso en fallo = 125 + 2.5 = 127.5 ns.
4. Tiempo medio original = 2.5 + 0.05 x 125 = 8.75 ns.
5. Linea de 128 bytes = 32 palabras. Tiempo para traerla = 50 + 31 x 5 = 205 ns.
6. Nuevo tiempo medio = 2.5 + 0.03 x 205 = 8.65 ns.
7. Si se incluye el acierto posterior dentro del caso de fallo, el resultado equivalente ponderado da la misma conclusion.

Respuesta: a) fallo con linea de 64 bytes: 127.5 ns total. b) Si H sube a 0.97 con linea de 128 bytes, AMAT baja de 8.75 ns a 8.65 ns; si reduce ligeramente.

Intentar resolver - Stallings 7a ejercicio 4.24

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.24

1. Frecuencia 16.67 MHz implica ciclo de reloj de aproximadamente 60 ns.
2. Sin estados de espera: hit = 2 ciclos, miss = 3 ciclos.
3. Con H = 0.9, ciclos medios = 0.9 x 2 + 0.1 x 3 = 2.1 ciclos.
4. Tiempo efectivo = 2.1 x 60 ns = 126 ns.
5. Con dos estados de espera, el acceso a memoria principal pasa de 3 a 5 ciclos; hit de cache sigue en 2 ciclos.
6. Ciclos medios = 0.9 x 2 + 0.1 x 5 = 2.3 ciclos.
7. Tiempo efectivo = 2.3 x 60 ns = 138 ns.

Respuesta: a) 126 ns. b) 138 ns. Conclusion: una tasa alta de aciertos amortigua bastante el costo de los estados de espera.

Intentar resolver - Stallings 7a ejercicio 4.25

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.25

1. 1 MIPS significa 1 millon de instrucciones por segundo, o 1 instruccion cada 1000 ns.
2. Cada instruccion requiere dos ciclos de bus de 300 ns: uno para instruccion y uno para operando.
3. Uso sin cache = 2 x 300 ns = 600 ns por instruccion.
4. Utilizacion del bus = 600/1000 = 0.60 = 60%.
5. Con cache de instrucciones H = 0.5, la captura de instruccion usa bus solo en fallos: 0.5 ciclos en promedio.
6. El operando sigue usando 1 ciclo. Total = 1.5 ciclos x 300 ns = 450 ns.
7. Utilizacion = 450/1000 = 45%.

Respuesta: a) 60%. b) Con cache de instrucciones de H=0.5, la utilizacion baja a 45%.

Intentar resolver - Stallings 7a ejercicio 4.26

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.26

1. Para lectura, el modelo base es Ta = Tc + (1-H)Tm.
2. Si Tb es el tiempo de transferir una linea completa entre cache y memoria, en un fallo hay que traer la linea: termino (1-H)Tb.
3. Con escritura inmediata, cada escritura tambien actualiza memoria principal. Si W es la fraccion de escrituras, se agrega W Tm.
4. Entonces: Ta = Tc + (1-H)Tb + W Tm.
5. Con postescritura, una linea expulsada se escribe si fue modificada. Si Wb es la probabilidad de linea modificada, el costo extra esperado es (1-H)WbTb.
6. Entonces: Ta = Tc + (1-H)Tb + (1-H)WbTb = Tc + (1-H)(1+Wb)Tb.

Respuesta: Write-through: Ta = Tc + (1-H)Tb + W Tm. Write-back: Ta = Tc + (1-H)(1+Wb)Tb.

Intentar resolver - Stallings 7a ejercicio 4.27

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.27

1. Siempre se accede primero a la cache L1, por eso aparece Tc1.
2. Solo se accede a L2 cuando falla L1, con probabilidad 1-H1.
3. El termino esperado de L2 es (1-H1)Tc2.
4. H2 es la tasa de aciertos combinada de L1 y L2; por tanto la probabilidad de llegar a memoria principal es 1-H2.
5. El termino esperado de memoria principal es (1-H2)Tm.

Respuesta: Para lectura: Ta = Tc1 + (1-H1)Tc2 + (1-H2)Tm.

Intentar resolver - Stallings 7a ejercicio 4.28

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.28

1. El fallo requiere 1 ciclo para enviar la direccion y 4 ciclos para acceder/transferir una palabra de 32 bits.
2. a) Linea de una palabra: 1 + 4 = 5 ciclos.
3. b) Linea de cuatro palabras sin rafaga: se repite el acceso completo por palabra, 4 x (1+4) = 20 ciclos.
4. c) Linea de cuatro palabras con rafaga: 1 ciclo de direccion + 4 ciclos para la primera palabra + 1 ciclo por cada una de las otras 3 palabras = 8 ciclos.

Respuesta: a) 5 ciclos. b) 20 ciclos. c) 8 ciclos.

Intentar resolver - Stallings 7a ejercicio 4.29

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Stallings 7a ejercicio 4.29

1. Del problema 4.28: penalizacion con linea de una palabra = 5 ciclos.
2. Con tasa de fallos 3.2%, penalizacion media = 0.032 x 5 = 0.16 ciclos por lectura.
3. Para linea de cuatro palabras sin rafaga, penalizacion = 20 ciclos y tasa de fallos = 1.1%.
4. Penalizacion media sin rafaga = 0.011 x 20 = 0.22 ciclos por lectura.
5. Para linea de cuatro palabras con rafaga, penalizacion = 8 ciclos.
6. Penalizacion media con rafaga = 0.011 x 8 = 0.088 ciclos por lectura.

Respuesta: Linea de 1 palabra: 0.16 ciclos/lectura. Linea de 4 sin rafaga: 0.22 ciclos/lectura. Linea de 4 con rafaga: 0.088 ciclos/lectura.

Intentar resolver - Patterson/Hennessy ejercicio 5.3

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.3

1. Para 5.3.1 use bloques de una palabra: indice = direccion mod 16; etiqueta = piso(direccion/16).
2. Con esa regla, la secuencia a produce 1 acierto y 11 fallos; la secuencia b produce 1 acierto y 11 fallos.
3. Para 5.3.2 use bloque = piso(direccion/2), desplazamiento = direccion mod 2, indice = bloque mod 8 y etiqueta = piso(bloque/8).
4. Con bloques de dos palabras, la secuencia a produce 3 aciertos y 9 fallos; la secuencia b produce 4 aciertos y 8 fallos.
5. Para comparar disenos use AMAT = tiempo de acierto + tasa de fallos x penalizacion de fallo. Para calcular bits totales sume datos, etiqueta y bit valido por entrada.

Respuesta: 5.3.1: a = 1/12 aciertos, b = 1/12 aciertos. 5.3.2: a = 3/12 aciertos, b = 4/12 aciertos. El resto se completa con AMAT y conteo de bits segun el diseno elegido.

Intentar resolver - Patterson/Hennessy ejercicio 5.4

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.4

1. Caso a: desplazamiento 3..0 = 4 bits, por tanto la linea tiene 16 bytes = 4 palabras. El indice 9..4 tiene 6 bits, asi que hay 64 entradas.
2. Caso a: etiqueta 31..10 = 22 bits. Bits totales = 64 x (128 datos + 22 etiqueta + 1 valido) = 9664 bits; datos = 8192 bits.
3. Caso b: desplazamiento 4..0 = 5 bits, por tanto la linea tiene 32 bytes = 8 palabras. El indice 11..5 tiene 7 bits, asi que hay 128 entradas.
4. Caso b: etiqueta 31..12 = 20 bits. Bits totales = 128 x (256 datos + 20 etiqueta + 1 valido) = 35456 bits; datos = 32768 bits.
5. Simulando las referencias desde cache vacia: en a hay 3 aciertos, 9 fallos y 3 reemplazos; en b hay 5 aciertos, 7 fallos y 0 reemplazos.

Respuesta: a) linea = 4 palabras, entradas = 64, total/datos = 9664/8192 = 1.18, razon de aciertos = 3/12 = 25%. b) linea = 8 palabras, entradas = 128, total/datos = 35456/32768 = 1.08, razon de aciertos = 5/12 = 41.67%.

Intentar resolver - Patterson/Hennessy ejercicio 5.5

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.5

1. Separe la politica de escritura de la politica de reserva: escritura retardada usa bloques sucios y escritura directa envia cada escritura al siguiente nivel.
2. Entre L1 y L2 se necesitan buffers de relleno para traer bloques y buffers de escritura o victima para expulsar bloques modificados.
3. Entre L2 y memoria, una L2 de escritura directa necesita buffer de escritura para absorber trafico hacia memoria.
4. Para los incisos de ancho de banda, use ciclos = CPI x 1000 instrucciones. Divida los bytes transferidos por esos ciclos.
5. En escritura directa cuente las escrituras de datos hacia el siguiente nivel; en escritura retardada cuente los write-backs solo cuando el bloque expulsado este sucio.

Respuesta: Use la tabla para contar trafico por 1000 instrucciones. Lecturas minimas vienen de fallos que traen bloques; escrituras minimas vienen de escrituras directas o de bloques sucios expulsados, segun la politica.

Intentar resolver - Patterson/Hennessy ejercicio 5.6

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.6

1. La secuencia accede palabras consecutivas de 4 bytes. Con linea de 32 bytes, cada fallo trae 8 accesos utiles.
2. Para lineas de 16, 32, 64 y 128 bytes, las frecuencias de fallo aproximadas son 1/4, 1/8, 1/16 y 1/32.
3. La prebusqueda secuencial reduce casi todos los fallos despues del arranque si el buffer alcanza a traer la linea siguiente a tiempo.
4. Para elegir tamano de bloque, compare tasa de fallos x penalizacion. Con penalizacion 20 x B, gana 16 B en la fila a y 8 B en la fila b.
5. Con penalizacion 24 + B, gana 32 B en la fila a y 8 B en la fila b. Con penalizacion constante, gana 64 B en ambas filas porque tiene la menor tasa de fallos.

Respuesta: 5.6.1: 12.5% con linea de 32 B. 5.6.2: 16 B = 25%, 64 B = 6.25%, 128 B = 3.125%. 5.6.4: a = 16 B, b = 8 B. 5.6.5: a = 32 B, b = 8 B. 5.6.6: 64 B.

Intentar resolver - Patterson/Hennessy ejercicio 5.7

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.7

1. La frecuencia de reloj es 1 / tiempo de acierto de L1. Para la fila a: P1 = 1.61 GHz y P2 = 1.52 GHz. Para la fila b: P1 = 1.04 GHz y P2 = 0.93 GHz.
2. AMAT sin L2 = tiempo de acierto L1 + tasa de fallos L1 x 70 ns. Fila a: P1 = 8.60 ns, P2 = 6.26 ns. Fila b: P1 = 3.97 ns, P2 = 3.46 ns.
3. Con CPI base 1 y 36% de accesos a memoria, tiempo por instruccion = ciclo + 0.36 x tasa de fallos x 70 ns.
4. Sin L2, P2 es mas rapido en ambas filas: fila a P1 = 3.49 ns/instr y P2 = 2.68 ns/instr; fila b P1 = 2.04 ns/instr y P2 = 1.94 ns/instr.
5. Con L2 en P1, use AMAT = L1 + MR1 x (L2 + MR2 x memoria). Fila a: 8.81 ns. Fila b: 3.65 ns.

Respuesta: Sin L2 gana P2 en ambas filas. Con L2 para P1: fila a sigue ganando P2; P1 necesitaria bajar su fallo L1 a cerca de 7.95% para empatar. Fila b gana P1 por poco; P2 necesitaria cerca de 3.37% de fallo L1 para empatar.

Intentar resolver - Patterson/Hennessy ejercicio 5.8

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.8

1. Para 5.8.1 a 5.8.3 simule cada referencia del ejercicio 5.3 usando LRU o MRU y actualice el orden de uso despues de cada acierto o fallo.
2. Para 5.8.4 use CPI = CPI base + fallos L1 por instruccion x tiempo L2 + fallos globales por instruccion x penalizacion de memoria.
3. Fila a: memoria principal = 125 ns y procesador = 3 GHz, por tanto la penalizacion de memoria es 375 ciclos.
4. Fila b: memoria principal = 100 ns y procesador = 1 GHz, por tanto la penalizacion de memoria es 100 ciclos.
5. Al duplicar o partir a la mitad el tiempo de memoria, solo cambia el termino de penalizacion de memoria; los ciclos de L2 quedan iguales.

Respuesta: Fila a: solo L1 = 20.75 CPI, L2 directa = 14.00 CPI, L2 8 vias = 10.00 CPI. Si memoria se duplica: 39.50, 25.25, 16.75. Si se reduce a la mitad: 11.38, 8.38, 6.63. Fila b: solo L1 = 6.00 CPI, L2 directa = 6.40 CPI, L2 8 vias = 4.40 CPI. Si memoria se duplica: 10.00, 10.40, 6.00. Si se reduce a la mitad: 4.00, 4.40, 3.60.

Intentar resolver - Patterson/Hennessy ejercicio 5.12

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Patterson/Hennessy ejercicio 5.12

1. La cache tiene dos conjuntos y dos vias. Los bloques 0, 2 y 4 caen en el mismo conjunto porque son pares.
2. Secuencia a: 0, 2, 4, 0, 2, 4. Con LRU se expulsa siempre el bloque que se necesita despues, por eso hay 0 aciertos.
3. En la misma secuencia a, MRU logra 2 aciertos y una estrategia optima tambien logra 2 aciertos.
4. Secuencia b: 0, 2, 4, 2, 0, 2, 4, 0, 2. LRU logra 2 aciertos; MRU logra 3 aciertos; la optima logra 3 aciertos.
5. La estrategia aleatoria depende de la secuencia de moneda. Para maximizar aciertos se expulsa el bloque cuyo proximo uso esta mas lejos.

Respuesta: Secuencia a: LRU = 0 aciertos, MRU = 2, optima = 2. Secuencia b: LRU = 2 aciertos, MRU = 3, optima = 3. La aleatoria no tiene un unico resultado sin fijar las monedas.

Intentar resolver - Null/Lobur ejercicio 1

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 1

1. Memoria principal: 2^20 palabras. Bloque: 16 palabras = 2^4, asi que el campo palabra ocupa 4 bits.
2. La cache tiene 32 bloques = 2^5, asi que el campo bloque de cache ocupa 5 bits.
3. La etiqueta ocupa 20 - 5 - 4 = 11 bits.
4. Para 0DB63_16: numero de bloque = 0DB63_16 >> 4 = 0DB6_16. Bloque de cache = 0DB6_16 mod 32 = 16_16 = 22 decimal.

Respuesta: Hay 2^16 bloques de memoria principal. Formato: etiqueta = 11 bits, bloque = 5 bits, palabra = 4 bits. La referencia 0DB63_16 mapea al bloque de cache 22.

Intentar resolver - Null/Lobur ejercicio 2

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 2

1. Memoria principal: 2^32 palabras. Bloque: 32 palabras = 2^5, asi que palabra ocupa 5 bits.
2. La cache tiene 1024 bloques = 2^10, asi que el campo bloque ocupa 10 bits.
3. La etiqueta ocupa 32 - 10 - 5 = 17 bits.
4. Para 000063FA_16: numero de bloque = 31F_16 = 799 decimal. Como la cache tiene 1024 bloques, mapea al bloque 799.

Respuesta: Hay 2^27 bloques de memoria principal. Formato: etiqueta = 17 bits, bloque = 10 bits, palabra = 5 bits. La referencia 000063FA_16 mapea al bloque de cache 799.

Intentar resolver - Null/Lobur ejercicio 3

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 3

1. Memoria principal: 2^16 palabras. Bloque: 32 palabras = 2^5, asi que palabra ocupa 5 bits.
2. Numero de bloques de memoria principal = 2^16 / 2^5 = 2^11.
3. En una cache totalmente asociativa no hay campo de indice o bloque de cache en la direccion.
4. La referencia F8C9_16 tiene etiqueta/bloque F8C9_16 >> 5 = 7C6_16 y desplazamiento 9.

Respuesta: Hay 2^11 bloques de memoria principal. Formato: etiqueta = 11 bits y palabra = 5 bits. La referencia F8C9_16 puede mapear a cualquier bloque de la cache.

Intentar resolver - Null/Lobur ejercicio 4

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 4

1. Memoria principal: 2^24 palabras. Bloque: 64 palabras = 2^6, asi que palabra ocupa 6 bits.
2. Numero de bloques de memoria principal = 2^24 / 2^6 = 2^18.
3. Al ser totalmente asociativa, no hay campo de indice.
4. La referencia 01D872_16 tiene etiqueta/bloque 01D872_16 >> 6 = 761_16 y desplazamiento 32_16.

Respuesta: Hay 2^18 bloques de memoria principal. Formato: etiqueta = 18 bits y palabra = 6 bits. La referencia 01D872_16 puede mapear a cualquier bloque de la cache.

Intentar resolver - Null/Lobur ejercicio 5

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 5

1. Memoria principal: 128M palabras = 2^27 palabras.
2. Bloque: 64 palabras = 2^6, asi que palabra ocupa 6 bits.
3. La cache tiene 32K bloques = 2^15 bloques. Como es de dos vias, hay 2^14 conjuntos.
4. El conjunto ocupa 14 bits y la etiqueta ocupa 27 - 14 - 6 = 7 bits.

Respuesta: Formato de direccion: etiqueta = 7 bits, conjunto = 14 bits, palabra = 6 bits.

Intentar resolver - Null/Lobur ejercicio 6

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 6

1. La memoria principal tiene 2K bloques = 2^11 bloques y cada bloque tiene 8 palabras = 2^3.
2. La cache tiene 4 conjuntos = 2^2. Por eso el conjunto ocupa 2 bits y la palabra 3 bits.
3. Etiqueta = 11 - 2 = 9 bits.
4. El programa accede de 8 a 51: son 44 referencias por vuelta y 132 en tres vueltas. Los bloques usados son 1 a 6, seis bloques en total.
5. La cache de 4 conjuntos y 2 vias puede contener esos seis bloques sin expulsarlos despues de cargarlos. Solo hay 6 fallos iniciales.

Respuesta: Formato: etiqueta = 9 bits, conjunto = 2 bits, palabra = 3 bits. Razon de aciertos = 126/132 = 21/22.

Intentar resolver - Null/Lobur ejercicio 7

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 7

1. Memoria principal: 2^16 palabras. Bloque: 8 palabras = 2^3, asi que palabra ocupa 3 bits.
2. La cache tiene 32 bloques.
3. Si es de 2 vias: conjuntos = 32/2 = 16 = 2^4, entonces conjunto ocupa 4 bits y etiqueta = 16 - 4 - 3 = 9 bits.
4. Si es de 4 vias: conjuntos = 32/4 = 8 = 2^3, entonces conjunto ocupa 3 bits y etiqueta = 16 - 3 - 3 = 10 bits.

Respuesta: 2 vias: etiqueta = 9, conjunto = 4, palabra = 3. 4 vias: etiqueta = 10, conjunto = 3, palabra = 3.

Intentar resolver - Null/Lobur ejercicio 8

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 8

1. Memoria principal: 2^21 palabras. Bloque: 4 palabras = 2^2, asi que palabra ocupa 2 bits.
2. La cache tiene 64 bloques.
3. Si es de 2 vias: conjuntos = 64/2 = 32 = 2^5, etiqueta = 21 - 5 - 2 = 14 bits.
4. Si es de 4 vias: conjuntos = 64/4 = 16 = 2^4, etiqueta = 21 - 4 - 2 = 15 bits.

Respuesta: 2 vias: etiqueta = 14, conjunto = 5, palabra = 2. 4 vias: etiqueta = 15, conjunto = 4, palabra = 2.

Intentar resolver - Null/Lobur ejercicio 9

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 9

1. La direccion tiene 8 bits. La cache tiene 16 bytes con bloques de 4 bytes: palabra = 2 bits y bloque de cache = 2 bits.
2. La etiqueta ocupa 8 - 2 - 2 = 4 bits.
3. Despues de las primeras cuatro referencias la cache contiene los bloques de E0, 14, B8 y 6C como muestra la captura.
4. Para las referencias restantes: 4E falla, 4F acierta, 50 falla, 91 falla, A8 falla, A9 acierta, AB acierta, AD falla, 93 acierta, 94 falla.
5. Si se cuenta la secuencia completa desde cache vacia, las primeras cuatro referencias tambien son fallos. Si se parte desde el estado ya cargado, solo se cuentan las diez restantes.

Respuesta: Formato: etiqueta = 4 bits, bloque = 2 bits, palabra = 2 bits. Desde el estado mostrado: 4 aciertos de 10 = 40%. Contando toda la secuencia desde cache vacia: 4 aciertos de 14 = 28.57%.

Intentar resolver - Null/Lobur ejercicio 10

Resuelve primero sin mirar la solucion. Puedes escribir tu procedimiento o respuesta aqui.

Solucion - Null/Lobur ejercicio 10

1. Memoria principal: 4K bloques = 2^12 bloques, con 8 palabras por bloque = 2^3.
2. La cache tiene 8 bloques = 2^3. Por tanto etiqueta = 12 - 3 = 9 bits, bloque de cache = 3 bits y palabra = 3 bits.
3. El programa recorre 0 a 67, es decir 68 referencias por vuelta. Usa los bloques 0 a 8.
4. Primera vuelta: 9 fallos, uno por bloque. Al final, el bloque 8 reemplaza al bloque 0.
5. Cada una de las otras tres vueltas tiene 2 fallos: al volver a bloque 0 y luego al llegar a bloque 8. Total: 15 fallos en 272 accesos.
6. Tiempo efectivo = 22 ns + tasa de fallos x 300 ns, porque cada acceso busca en cache y el fallo agrega el llenado del bloque.

Respuesta: Formato: etiqueta = 9 bits, bloque = 3 bits, palabra = 3 bits. Razon de aciertos = 257/272 = 94.49%. Tiempo efectivo aproximado = 22 + (15/272) x 300 = 38.54 ns.